來自日本的人工智慧技術或將重塑目前由台積電和三星主導的全球半導體製造格局。 Rapidus公司的「Raads」技術將於2026年投入使用，該技術可將設計成本降低30%，從而大幅降低2奈米製程製程的准入門檻。
Rapidus 公司於 2025 年 12 月 17 日在東京舉行的日本國際半導體展 (SEMICON Japan) 上宣布推出一套新的 AI 設計工具。這些工具將從 2026 年開始以 Rapidus AI-Agentic Design Solution (Raads) 的名義發布，並將與流程設計工具包和參考流程一起提供給客戶。
此次發布的工具包括基於大規模語言模型 (LLM) 的 EDA 工具 Raads Generator 和實體設計最佳化工具 Raads Predictor。 Raads Generator 接收設計人員輸入的半導體規格，並輸出針對 Rapidus 2nm 製程最佳化的暫存器傳輸級 (RTL) 設計資料。
該公司聲稱，透過將 Raads 與現有的 EDA 工具結合，能夠將設計時間縮短 50%，設計成本降低 30%。包括 Raads Navigator、Raads Indicator、Raads Manager 和 Raads Optimizer 在內的其他工具計劃於 2026 年發布。
從： 
Rapidus推出先進半導體製造的新型AI設計工具
【社論】
承載著重振日本半導體產業希望的 Rapidus 公司將於 2026 年開始提供一套新的 AI 設計工具，這些工具有可能改變半導體設計的傳統概念。
此次發布的工具的核心是利用大規模語言模型 (LLM) 的設計自動化。當設計人員以接近自然語言的形式輸入半導體規格時，Raads Generator 會自動產生針對 2nm 製程最佳化的 RTL（暫存器傳輸級）設計資料。這意味著，以往經驗豐富的設計師需要花費數週才能完成的工作，現在可以大幅縮短。
Raads Predictor 的另一個顯著特點是能夠早期預測 PPA（功耗、效能和晶片面積）。在半導體設計中，在實際製造之前準確估算這些指標至關重要，但先前這只能等到物理設計的後期階段才能實現。 Raads Predictor 透過在 RTL 階段（設計流程的早期階段）預測 PPA，顯著減少了返工。
Rapidus 聲稱其產品設計時間縮短 50%，設計成本降低 30%，這對半導體產業而言堪稱革命性突破。目前，採用最先進的 2nm 製程進行設計需要耗費大量時間和成本，這為許多公司設定了進入門檻。
重要的是，這些工具並非獨立運行，而是 Rapidus 整體製造模式（即快速統一製造服務 RUMS）的一部分。該公司位於 IIM-1 的晶圓代工廠在整個製造過程中採用單晶圓加工技術，因此能夠從每個晶圓上收集詳細數據。人工智慧隨後可以利用這些數據進行學習，並加速設計和製造的最佳化週期。
隨著 Raads Navigator、Raads Indicator、Raads Manager 和 Raads Optimizer 等更多工具的計劃發布，一個全面的設計生態系統將於 2026 年構建完成。其中，Raads Manager 利用機器學習來最佳化分層設計，而 Raads Optimizer 則可自動搜尋 PPA 最佳化的參數。
然而，需要注意的是：基於LLM的工具固然強大，但要充分理解半導體設計的複雜性並處理所有極端情況，仍需時間。此外，由於這些工具是專門針對Rapidus的2nm製程優化的，因此它們在其他代工廠的適用性可能有限。
儘管如此，這項措施對日本半導體產業而言仍是重要的一步。為了與台積電和三星等老牌晶圓代工巨頭競爭，Rapidus需要的不僅是製造技術，更需要包含設計在內的綜合解決方案。 Rapidus基於人工智慧的設計支援此差異化優勢，可望提升其競爭力。
Rapidus 計劃於 2027 年開始量產，而 2026 年推出工具和 PDK（製程設計套件）的分發將是獲取客戶的重要里程碑。
[術語]
RTL（暫存器傳輸級）
半導體設計中的一種抽象層次，一種將數位電路的運作描述為暫存器之間資料傳輸的設計方法。它使用硬體描述語言（例如 Verilog 或 VHDL）編寫，並用作邏輯綜合的輸入。
PPA（電力性能區）
半導體設計中有三個重要的評估指標：功耗、性能和麵積，它們之間存在權衡關係，設計人員必須根據應用找到最佳平衡點。
EDA（電子設計自動化）
EDA（電子設計自動化）工具是一組軟體工具的總稱，這些工具可以自動產生半導體設計、驗證和製造數據。主要的EDA工具供應商包括Synopsys、Cadence和Siemens。
LLM（大規模語言模型）
這是一個基於海量文字資料訓練的自然語言處理人工智慧模型。這項技術已應用於 ChatGPT 等應用，Rapidus 正在將其應用於半導體設計自動化領域。
GAA（Gate All Around）
這是一種新一代電晶體結構，其閘極電極從各個方向環繞通道。它將作為FinFET的繼任者，應用於2nm及以下製程工藝，從而實現更高的性能和更低的功耗。
PDK（製程設計工具包）
這是一個軟體包，它匯總了設計規則、模擬模型、標準單元庫以及其他使用特定製造流程設計半導體所需的資訊。它由代工廠提供給客戶。
代工廠<br>專門從事半導體製造的公司。其商業模式為：不進行設計，只代表其他公司進行製造。典型的例子包括台積電和三星。
RUMS（快速統一製造服務）
Rapidus 是一種集設計、製造和包裝於一體的新型製造服務模式，旨在實現世界上最快的週期時間。
單晶圓加工
這種製造方法採用逐片加工晶圓的方式，而非傳統的大量加工。這使得可以從每片晶圓上收集詳細數據，從而適用於利用人工智慧進行製程優化。
EUV（極紫外線）光刻技術<br>這是一種尖端的曝光技術，使用波長為13.5奈米的極紫外光。它對於7奈米或更小的精細工藝至關重要，而ASML是該技術製造設備的獨家供應商。
[參考連結]
Rapidus Corporation官方網站（外部）
Rapidus的官方網站，該公司致力於在日本生產尖端半導體。該公司計劃於2027年開始生產2奈米製程的半導體。
Rapidus 業務與技術介紹頁面（外部連結）
包含 RUMS 概念、Raads 設計工具、2nm GAA 技術等的詳細技術解釋。
Synopsys 官方網站（外部連結）
全球最大的EDA工具供應商，提供半導體設計產業標準工具。
ASML 官方網站（外部連結）
Rapidus是一家專門生產EUV光刻設備的荷蘭公司，也推出了最新設備。
日本半導體官方網站（外部連結）
亞洲最大的國際半導體製造設備及材料展覽會，也是本次演講的舉辦地點。
[參考文章]
Rapidus 在其最先進的晶圓代工廠實現了重大里程碑，成功研製出領先的 2nm GAA 電晶體原型（外部訊息）
新聞稿發佈於 2025 年 7 月 18 日。該公司宣布，截至 2025 年 6 月，已連接了 200 多台尖端半導體製造設備，並開始對 2nm GAA 電晶體進行原型設計。
Rapidus 2nm 試驗線投入營運 「我們能做到！」— Rapidus 首席技術長石丸一成談日本先進半導體的未來（外部連結）
對 Rapidus 首席技術官石丸一成的採訪，他討論了 Raads Predictor 的性能預測功能、Raads Generator 的自動生成計劃，以及將 Raads 作為免費工具提供的意圖。
IIM-1 的現實：製造世界上最先進的 2nm 半導體—「靈魂批次」背後的願景（外部連結）
一篇關於IIM-1晶圓代工廠現狀的訪談文章指出，面向首批客戶的PDK計劃於2026年第一季發布，並且Raads晶片也將包含在PDK中。
Rapidus成功實現2nm環柵（GAA）電晶體原型製作（外部報道）
Embedded.com 的這篇技術文章介紹了 Rapidus 的單晶圓加工和基於 AI 的控制之間的關係，以及 MFD 概念，其中 Raads 分析製造數據。
[編者註]
我也想看看像Rapidus這樣的日本企業能否重塑由台積電和三星主導的全球半導體製造格局。人工智慧改變半導體設計的過程似乎體現了人類技術演進的本質—「工具創造工具」。
您認為這項技術創新會對日本整個產業產生什麼樣的影響？在設計時間縮短一半的情況下，會出現哪些新型半導體？讓我們一起展望未來。
